Daten im Speicher werden über Zeilennummer und Spaltennummer adressiert, zuerst wird die Zeile adressiert, dann die Spalte, jede Addressierung benötigt eine bestimmte Anzahl an Taktzyklen - die sogenannten Speichertimmings
Je weniger Taktzyklen "Wartezeit" desto besser, also die Zahl sollte immer möglichst klein sein, wenn die Zahl zu klein ist gibts aber Auslesefehler...
CL = Cas Latency - bei dir also laut Hersteller 3, was sehr schlecht ist... das ist das wichtigste Timming vom Speicher, es gibt an wieviel Taktzyklen vergehen zwischen Spaltenaddressierung (C wie Column = Spalte) und Ausgabe der Daten, kommt also in jedem Leseprozess vor. Versuch zuerst das auf den niedrigsten stabilen Wert zu kriegen, dank Double Data Rate sind hier auch halbe Taktzyklen Wartezeit möglich also z.B. 2,5 - idealerweise ist das 2 bei manchen Boards kann man zwar auch 1,5 einstellen, aber das ist derzeit utopisch...
die 4 - 4 auf dem Riegel geben die RAS to CAS (Wartezeit zwischen Reihen- (Row) und Spaltenadressierung) und die RAS precharge delay (Wartezeit zum "aufwärmen" der Leitungen bevor eine Spalte adressiert wird) an , welche in deinem Bios jedoch schon auf 3 und 3 laufen, was ok ist - idealerweise gehts aber auch noch mit 2, macht aber nicht wirklich soooo viel aus, 3 ist schon ok...
Active precharge delay (Wartezeit wenn eine andere Reihe adressiert werden soll) wird meist nicht mit angegeben (wie auch in deinem Fall), ist aber auch net so wichtig, 5 oder 6 sind gute Werte, wenn du mit 8 höheren FSB hinkriegst ist das schon ok so...
Roadrunner