Speichertimings ???

zeppe

God

Sonntag, 4. Januar 2004, 01:33

1

Hallo Kollegen,

für welche Speichertimings sind denn die beiden Chipsätze NF2 und NF2 400 von Nvidia optimiert?

Mir is schon klar das 2-2-2-5 schneller sein sollte als 2-2-2-7, aber in der Praxis stimmt das so bei mir nicht.

Ich meine Seti is bei mit mit 2-3-2-7 schneller als mit 2-3-2-5.
Woran liegt das?

Athlon

Wenn ich die Folgen geahnt hätte wäre ich Uhrmacher geworden.

terraPole

Full Member

Re: Speichertimings ???

Sonntag, 4. Januar 2004, 01:46

2

bei mir is 2-2-2-11 auch schneller als 2-2-2-5 und stabiler!

Seraphim

Senior Member

Re: Speichertimings ???

Sonntag, 4. Januar 2004, 02:18

3

Lesen und staunen: http://www.geekextreme.com/modules.php?n…showpage&pid=30

Es gibt Leute die weniger Grips haben als ich, dass sollte euch Angst machen!

salieri

Senior Member

Re: Speichertimings ???

Sonntag, 4. Januar 2004, 02:37

4

Zitat von »Seraphim«

Lesen und staunen: http://www.geekextreme.com/modules.php?n…&pid=30[/quote]
mhh
ich habe das mit den timigs und ihrer effizienz noch nie verstanden,aber jetzt bin ich total verwirrt :

CoALa CuBe is comming soon Status:50 Prozent Bis jetzt investierte Zeit:200+ Stunden ... Selfmade CaseCon

terraPole

Full Member

Re: Speichertimings ???

Sonntag, 4. Januar 2004, 02:47

5

ich wars auch als ich das mal vor ner weile in nem amerikanischen forum gelesen hab.
aber was solls mehr performance + mehr stabilität :

(bei mir jedenfalls)

LordHelmchen

Senior Member

Re: Speichertimings ???

Sonntag, 4. Januar 2004, 02:54

6

sowas kommt davon wenn ein Krafikkartenhersteller meint er müsste jetzt Chipsätze bauen

Da liest man doch immer wieder kuriose Dinge über die NFORCE Chipsätze.

terraPole

Full Member

Re: Speichertimings ???

Sonntag, 4. Januar 2004, 04:08

7

ja so etwas haben die via-chipsätze nicht drauf! ;D
sollange die nforce chipsätze die beste wahl für amd cpus sind solls mir recht sein!

MightyOne

Full Member

Re: Speichertimings ???

Sonntag, 4. Januar 2004, 12:13

8

Naja, was in dem Artikel - obwohl er doch sehr hilfreich ist - nicht wirklich rauskommt ist der fundamentale Unterschied zwischen CAS, tRCD und tRP auf der einen Seite und tRAS auf der anderen: die ersten drei sind Angaben, wie lange eine Spannung an einer bestimmten Stelle angelegt sein muss, während tRAS die Angabe ist, wie lange eine Speicherbank offen gehalten wird. In dieser Zeit sollte der komplette Speicherzugriff erfolgt sein, also tRCD>CAS>tRP und dann muss nach dem Auslesen des Wertes in einem DRAM-Chip der Wert wieder in die Speicherzelle geschrieben werden, weil er beim Auslesen gelöscht wird.

Was ich allerdings immer noch nicht herausgefunden habe ist, wie der Speichervorgang zuende geführt wird, wenn bei einer tRAS von 5 die Bank nach der Hälfte des Lese- oder Schreibvorgangs geschlossen wird ???

If the radiance of a thousand suns were to burst forth at once in the sky, that would be like the splendour of the Mighty One ... I am become Death, the destroyer of worlds.